题目：CaCu3Ti4O12材料的制备及其掺杂改性研究

电子工业的发展要求电子器件小型化，而器件进一步小型化的前提是新型高介电材料的开发。近年来，CaCu3Ti4O12（CCTO）作为新型高介电材料之一，以其巨介电常数（105），高的温度稳定性等优异的性能引起了研究学者的广泛关注。CCTO的介电性能对工艺非常敏感，材料巨介电起因至今不是十分清楚。此外，其较大的介电损耗、较低的压敏电压以及较小的宏观I-V非线性系数限制了其实用化。针对以上问题，本文系统探索了预烧和烧结温度对CCTO显微结构和介电性能的影响；并通过配方设计，实现结构控制，推进CCTO在电容器材料以及压敏电阻材料方面的实际应用。
在不同的预烧温度和烧结温度下制备了CCTO陶瓷，根据1 kHz处的介电常数，样品可被分为三类：A类（εr4）, B类 （5×104εr5）以及C 类（εr>105）。样品最终显现的介电常数值与其显微组织密切相关：A类样品呈现大晶粒镶嵌在小晶粒基底中的形貌，B类样品表面为网络状结构，而C类样品则具有芯-壳层结构。A类样品的介电损耗特性与其他两类样品不同，这一现象可由阻抗谱分析给予解释，并可由EDX能谱分析得到进一步证实。可见，选择合适的工艺条件对控制CCTO陶瓷材料的显微结构以及最终的介电性能具有非常重要的意义。并且，本文给出了用于制备综合性能较好CCTO陶瓷的预烧和烧结温区。
通过固相反应法制备了Ca1-xLaxCu3Ti3.8Al0.2O12（x = 0，0.1，0.2，0.3）陶瓷，研究了La、Al双掺杂对CCTO陶瓷相结构、显微组织、介电性能和I-V非线性特征的影响。发现La、Al双掺杂优化了CCTO陶瓷的综合介电性能：使得高频和低频介电损耗同时降低，并且使压敏电压从纯CCTO的28 V/mm提高到740 V/mm。电学性能的改善与La、Al双掺杂后导致晶粒尺寸减小和晶界绝缘性提高，从而增加晶界比重、提高了晶界肖特基势垒有关。该实验结果为优化CCTO材料性能、推进其在电容器方面的应用提供了实验依据。
采用固相反应法制备了CaCu3Ti4O12-xMgTiO3（x = 0, 0.25, 0.5, 1.0）陶瓷，研究了MgTiO3掺杂对CCTO陶瓷相结构、显微组织、介电性能和I-V非线性特征的影响。研究发现：MgTiO3掺杂使样品的低频介电损耗降低，压敏电压提高，I-V非线性系数显著增大。电学性能的改善可以由MgTiO3掺杂后导致晶粒尺寸均匀化，晶界厚度减薄且绝缘性提高加以解释。其中，CaCu3Ti4O12-0.5MgTiO3陶瓷具有较好的综合电学性能：εr = 53958，tand = 0.06（1 kHz），压敏电压Eb = 295 V/mm且非线性系数a = 66.3。